Verlustleistungsreduktion beim Schaltungsentwurf auf Register-Transfer-Ebene in Architekturen der digitalen Signalverarbeitung106pages4 heures de lecturePrévenez-moi
