Entwurfskriterien für Taktnetz-Architekturen zur Berücksichtigung der Parametervariationen auf Chip- und WaferebenePrévenez-moi